⑲ 日本国特許庁(JP)

10 特許出願公開

◎ 公 開 特 許 公 報(A) 平3-214233

3 Int. Cl. 5

庁内整理番号

個公開 平成3年(1991)9月19日

G 06 F 7/52

識別記号 310 V 330 G

7056-5B 7230-5B

審査請求 未請求 謂求項の数 1 (全8頁)

60発明の名称 乗算器

②特 願 平2-10385

史 朗

②出 願 平2(1990)1月18日

⑩発明者 崎山

の出 願 人

大阪府門真市大字門真1006番地 松下電器産業株式会社内

松下電器産業株式会社 大阪府門真市大字門真1006番地

個代 理 人 弁理士 山 本 孝

明 網 3

1. 発明の名称

東 京 器

2. 特許副求の範囲

ウォーレスツリー万式の部分積変換を有する乗 弥器において、多段部分積を2段部分積に変換す るまでのウォーレスツリー変換部を、部分積生成 部によって生成された第1の多段部分積に複数個 の加算器による演算を行って第2の多段部分数に 変換する第1変換部と、この第1変換部により生 成した第2の多段部分積に複数個の加算器による **微算を行って第3の多段部分積に変換する第2変** 換部と、以下間様にして、第(n-1)変換部により 生成した第nの多段部分積に複数個の加算器によ る被算を行って最終2段部分積に変換する第1変 換那との、計り個の変換部に分けたとき、乗算器 木体の人力ベクターから前記各変換部毎の全ての 全加算器または半加算器毎に同一の入力パターン を与え、かつ、前記入力ペクターの種類により前 記各変換部毎の全ての全加算器または半加算器毎 に任意の人力パターンを与えるテスト機構を設け たことを特徴とする乗算器。

3. 発明の詳細な説明

(産業上の利用分野)

水充明は、ディジタル信号処理しSI中で用いられる乗算器、特に故障検査ベクターの簡易化を図ったウォーレスフリー(Wallace-tree)方式の乗算器に関するものである。

(従来の技術)

一般に、ディジタル並列型乗算器の構成は、大要、部分積生成部と、この部分積生成部によって 生成した多段部分積群を2段部分積群に変換する 部分積変換部と、この部分積変換部によって生成 した2段部分積群を加算する2人月加算部に分かれている。

このうち、前記部分数変換部の構成としては、 一般にキャリーセーブ (carry-save) 方式や、ウ ォーレスツリー方式のものが知られている。

キャリーセーブ方式の部分積変換部は全加算器が3人力2出力であり、全加算器で演算を行うと、

部分額が1つ減ることを利用し、多段部分額を上段から顧次金加算器を用いて足し込んで行き、破終的に2段部分額に変換するものである。このキャリーセーブ方式はアレイ状であるため組み引く、また、故障検査ベクター(回路の全てのゲートのスイッチングを検査する人力ベクター)が作成し場い反面、桁上げ信号や和信号の伝数ゲート数が破初の部分額生成部によって生じた多段部分積段数に比例して多くなるという不都合があり、高速性についてはウェーレスツリー方式よりも劣っている。

これに対して、ウォーレスツリー方式の部分積変換部はキャリーセーブ方式の多段部分積の足し込みを順次的に行うものではなく、並列して行うものであり、多段部分積の間じ位の部分積どうしを複数個の全加算器を用いて同時に足し込み、それによって生じた桁上げ信号や和信号の多段部分積の間じ位どうしを、更に同時に複数個の全加算器を用いて足し込むという操作を放終的に2段の部分積になるまで行うように構成されている。

(第2変換部)である。この部分積群の第2変換部(12)において、□印で示すものは第1変換部(1 ()の加算器(11-1-a)~(11-2-e)による演算を行った結果新たに生成された和信号、●印で示すものは簡単部分積群(1 ()で演算されなかった部分積群の要素信号がそのまま部分積群(12)の要素として与えられたものである。

また、(12-1-1)~(12-6-1)は部分級群(12)の各 要素、(12-1-a)~(12-2-b)はそれぞれ加算器であって、前記部分積群(11)の場合と同様に短冊状長 方形で示すと共に、斜線部分は半加算器を、白抜 き部分は全加算器を示している。

(13)は部分報群(12)と同様に同部分積群の第2変換部による演算を行った結果、新たに生成された部分積群、(14)は前記各部分積群(11)(12)と同様に部分積群の変換部(第3変換部)(13)による演算を行った結果、新たに生成された部分積群である。

(15)はウェーレスツリー方式の部分積変換部に

このウォーレスツリー方式もキャリーセーブ方式と同様に、全加算器が3人力2出力であり、全加算器を1段通す毎に部分額が1つ減ることを利用し、最終2段の部分額に変換する方式であるが、桁上げ信号や和信号の伝鞭がキャリーセーブ方式のように顧次的に行うものではなく、並列に行われるから高速性の面では行利である。

第2図に8ピット×8ピットの乗算をウォーレスツリー方式により、2段部分額に変換する方法の一個を示す。この図において、(11)は8ピット×8ピットの乗算を行うとき部分額生成部により生成される標準部分額群のウォーレスツリー方式の第1変換部であり、図において〇印で示す(11-1-1)~(11-8-8)はそれぞれ部分額群の要素、図において短冊状長方形で開む部分で示す(11-1-2)~(11-2-e)はそれぞれ加算器であって、この内、斜線部分は半加算器を、自抜き部分は全加算器を示している。

(12)は部分積群の第1変換部(11)による演算を 行った結果、新たに生成された部分積群の変換部

よって、第1変換部(11)の多段部分積群が2段の部分積群に変換された最終結果の部分積離である。 ウェーレスツリー方式では例えば第1変換部(11) の多段部分積群の下から8の位の部分積では、全 加算器(11-1-g)(11-2-c)によって同時に全加算され、同じ位の全加算器(12-1-f)の(12-1-8)(12-3-5)に和信号として、また1つ上の位の全加算器(12-1-g)の(12-4-4)に桁上げ信号として伝搬される。

第2変換部(12)の部分就群の全加算器(12-1-f)(12-1-g)や半加算器(12-2-b)でも間様に同じ位の第1変換部(11)の演算部の和信号、桁上げ信号または演算されなかった標準部分報群の部分報信号で、全加算や半加算の演算がなされる。このような操作が全ての位で並列に実行され、最終2段の部分積群(15)に変換されるまで同様の操作が繰り返される。

8ビット×8ビットの乗算では、4段の金加算 器の遅延時間(部分税群(11)~(14)の変換器の遅 延時間)で放終2段の部分税群(15)に変換される。 これはキャリーセーブ方式では7段必要であった のに比べて高速性が大幅に向上している。

[発明が解決しようとする課題]

上述のように、ウェーレスツリー方式はキャリ ーセーブ方式と比較して高速性の面からは相当行 利であるが、故障検査ベクターが非常に作成しに くいという問題点がある。

しかし、ウォーレスツリー方式の乗算器のテス ト方式やテスト回路等のテスト手段は現在のとこ ろ、充分な実用性を備えた提案がなされておらず、 このため、現状では乱数的な大量の故障検査ベク ターにより故障検出率を上げたり、あるいは内部 の故障検出の困難な加算器に強制的に外部から信 号を与えるテスト機能を設けたりするような方法 しかなく、効率良く故障検出率を高めるテスト方 式は実現されていない。

ウォーレスツリー方式で13×12の乗算器を 構成した場合、乱数により2000の検査ペクタ ーを与えたとしても、回路故障検出率は60%に も満たないという結果も報告されている。

一般に、全加算器や半加算器の故障検出ベクタ ーを考えるとき、一つの金加算器への入力として、 (00, 00, 00) (00, 00, 11) (0 ク、ハイ、ロウ) (ロウ、ハイ、ハイ) (ハイ、 ロウ、ロウ)(ハイ、ロウ、ハイ)(ハイ、ハイ、 ロウ)(ハイ、ハイ、ハイ)の8通りの人力ペク ターを与えることで、初めて100%の故障検出 が速せられ、半加算器では(ロウ、ロウ)(ロウ、 ハイ》(ハイ、ロウ)(ハイ、ハイ)の4通りの ベクターを与え、初めて100%の故障検出が遂 せられる。

いま、前述のウォーレスツリー方式を用いた8 ビット×8ピットの乗算器の故障検由ペクターと して、例えば全てのベクター(2の16乗、つま り85538通り)を与えたとしても、全ての全 加算器や半加算器に全ての入力パターンが与える ことができるとは限らないため、故障検出率は1 00%になるとは限らない。尤も、実際問題とし ては、全てのベクターを与えれば、故障検出率は 100%にならずとも良品週出校在としては完全

にはなる。

しかしながら、全てのベクターを実際に与える ことは不可能で、現実には故障検由率が90%程 度のベクターにとどめ、それで良品選出検査を行 っているのが実情である。

木発明は、ウェーレスツリー方式を用いた乗算 部における部分航変換部の故障検出率を簡単なテ スト機構を付加することにより、数少ない故障検 出ペクターで故殿輸出選を100%達成すること が可能な乗算器の提供を目的とするものである。

「課題を解決するための手段」

上記目的を進成するために本発明の乗算器は、 ウォーレスツリー方式の部分積変換を存する乗算 器において、多段部分積を2段部分積に変換する までのウォーレスツリー変換部を、部分積生成部 によって生成された第1の多段部分積に複数個の 加算器による演算を行って第2の多段部分積に変 換する第1変換部と、この第1変換部により生成 した第2の多段部分積に複数例の加算器による演 算を行って第3の多段部分積に変換する第2変換

部と、以下同様にして、第(n-1)変換部により生 成した第五の多段部分積に複数個の加算器による 減算を行って最終2段部分積に変換する第1変換 部との、計り個の変換部に分けたとき、乗算器本 体の入力ペクターから前記各変換部毎の全ての全 加算器または半加算器毎に同一の人力パターンを 与え、かつ、前記入力ペクターの種類により前記 名変換部毎の全ての全加算器または半加算器毎に 任意の入力パターンを与えるテスト機構を設けた ことを特徴とするものである。

SII)

木発明は上記構成により、テストモードにおい ては、テスト機構によって第m変換部(1 mm m n)の全ての全加算器の入力を同一とする入力べ クターを与えて、同人力ペクターを変化させるこ とにより、第m変換部の全ての全加算器に全ての 人力パターンを入力する。この全加算器の全ての 人力パターンは前述したように8通りであるから、 前記テスト機構により、第m変換部の全ての全加 算器を故障検出するための人力ベクターの組は8

種類で実現でき、これにより第1~第n変換部からなるウォーレスフリー変換部の放降検出するための人力ベクターの組は(8×n)種類で実現できることになる。したがって、ウォーレスツリー変換方式を用いた乗算部の部分積変換部の故障検出率を、数少ない放降検出ベクターで100%達成することが可能になるものである。

(実施例)

以下、本発明の実施例について図面を参照しながら詳細に説明する。第1図(A) は一般的なウォーレスツリー変換方式を用いた乗算器の構成図である。この図において、(1) は乗算器本体、(2) は乗算器本体(1) の部分積生成部、(3) はウェーレスツリー方式の変換部、(4) は2人力加算器である。

ウェーレスツリー変換部(3) は複数の変換部(3))~(3n)により構成される。(31)は部分積生成部によって生成された第1の多段部分積に複数個の加算器による演算を行って第2の多段部分積に変換する第1変換部、(32)は第1変換部(31)により

生成した第2の多数部分積に複数個の加算器による演算を行って第3の多数部分積に複数個の加算器にあ変換部である。以下同様にして、(3m)は第(m-1)変換部(3m-1)により生成した第mの多数部分積に変換する第m変換部(m:整数)、(3m)は第(m-1)変換部(3m-1)により生成した第nの多数部分積に複数個の加算器による演算を行い破終2段部分積に複数個の加算器による演算を行い破終2段部分積に変換する第n変換部(n:整数)である

(A)(B)は乗算器(I) への入力ベクター、(C) は 出力ベクターである。

(D) は通常の放算モードである実行モードと、 故障検出のための演算モードであるテストモード の切換え信号である。

本発明は、ウォーレスツリー変換方式の乗算器におけるウォーレスツリー変換部の故障検出率を数少ない人力ベクター(A)(B)で実現するものであり、次のようなテスト方法をとる。

テストモードにおいては、第m変換部(l≦m

≤ n) の全ての全加算器の入力を同一とする人力ベクター(A)(B)を与え、商記入力ベクター(A)(B)を変化させることにより、第m変換部の全ての全加算器に全ての入力パターンを入力する。

全加算器の全ての人力パターンは削速したように8 通りであるから、もし上記方法を実現するテスト機構をもてば、第m変換部の全ての全加算器を故障検出するための人力ペクター(A)(B)の組は8×n)程部からなるウェーレスツリー変換部の故障検出するための人力ペクター(A)(B)の組は(8×n)種類で実現できることになる。

第1図(B) は上記テスト機構を行する乗算器の 具体的構成の一例を示し、この実施例では8ピット×8ピットのウォーレスツリー変換方式の乗算器に、木発明のテスト機構を付加した構成を備えている。

第1 図(B) において、(31)は8ビット×8ビットの乗算を行うとき、部分航生成部により生成される標準部分積群のウェーレスツリー方式による

第1変換部であり、(1-1-1) ~ (1-8-8) の内の〇印と×印は第1変換部(31)の部分積群の要素である。第1変換部(31)において(1-1-a) ~ (1-2-1) で示される短冊状長万形で囲む部分はそれぞれ全加算器である。(1-A) ~ (1-D) はテストモードと実行モードの切換え制御を扱ねた第1変換部(31) の部分積制御回路であって、これらの回路のうち、(1-A)(1-C)は全加算器で構成され、各部分積制御間路(1-A) ~ (1-D) への入力は以下に述べるように制御する。

すなわち、実行モード時には、部分税制御回路 (1-A) ~(1-D) の部分税要素はロウレベルの信号 が強制的に与えられる。

テストモード時には第1変換部(31) の多段部 分積群の同じ行にあるいずれか一つが入力される。ここでは、(1-1-1) が(1-1) に、(1-2-1) が(1-2) に、(1-3-2) が(1-3) に、(1-4-1) が(1-4) に、(1-5-1) が(1-5) に、(1-8-2) が(1-6) に、(1-7-3) が(1-7) に、(1-8-1) が(1-8) にそれぞれ入力されるものとする。

第1変換部(31) の多段部分額中の×印には、それぞれ同じ行の部分額制御回路の入力要素((1-1) ~(1-8) の要素)が入力されている。一例を挙げれば、(1-1-5) と(1-1-10)には(1-1) が入力しており、(1-6-1) と(1-6-10)には(1-6) が入力している。

(32)は第1変換部(31)による演算を行った結果、新たに生成された部分報群のウォーレスフリー方式第2変換部である。第2変換部(32)にお演算を行った結果、新たに生成された和信号である。〇印は標準部分程群(31)で演算されなかった部分程群の要素信号がそのまま部分程群(32)の要素として与えられることを意味するものとする。(2-1-1)~(2-6-1)は部分程群(32)の各要素を示し、(2-1-a)~(2-2-k)と(2-k)(2-B)で示される短冊表表示している。このうち、(2-k)(2-B)は第2変換部(32)の部分程制範囲路であって、部分報制御回路(2-k)の人力には(1-k)の和信号と桁上げ信号と(1-4)

の信号がそれぞれ(2-1)(2-2)(2-3) として与えられる。また、部分税制御回路(2-B) の入力には部分税制御回路(1-C) の和信号と桁上げ信号と(1-8) の信号がそれぞれ(2-4)(2-5)(2-6) として与えられる。

(2-1-a) ~ (2-1-1) の人力にはそれぞれ桁が対応する(1-1-a) ~ (1-1-1) の和信号と桁上げ信号、(1-4-1) ~ (1-4-8) の信号が入力される。一例を挙げると、全加算器(2-1-c) への入力は全加算器(1-1-c) の桁上げ信号、(1-1-d) の和信号と全加算器(1-1-c) の桁上げ信号と(1-4-2) の信号である。同様に、全加算器(2-2-a) ~ (2-2-a) ~ (1-2-1) の和信号と桁上げ信号および(1-8-1) ~ (1-8-8) の信号が入力される。第2変換部(32)の多段部分積中の×印にはそれぞれ同じ行の(2-1) ~ (2-6) の要素が入力される。一例を挙げると、(2-1-11)には(2-1) が入力しており、(2-6-1)(2-6-2)(2-6-3) には(2-6) が入力している。

(33)も第2変換部(32)と同様に、同変換部(32)

による減算を行った結果、新たに生成された部分 経群のウォーレスツリー方式第3変換部で、内部 構成や記号(□印や●印、○印、短冊状長方形に 開まれた部分など)の意味も第2変換部(32)と全 く同様である。

部分積制御回路(3-A) の人力には部分積制御回路(2-A) の桁上げ信号と(2-B) の和信号と桁上げ信号がそれぞれ(3-2)(3-3)(3-4) として与えられる。全加算器(3-1-a) ~(3-1-a) の入力にはそれぞれ桁が対応する全加算器(2-1-a) ~(2-1-1) の桁上げ信号と、全加算器(2-2-a) ~(2-2-k) の和信号と桁上げ信号が入力される。一例を挙げると、全加算器(3-1-c) への入力は全加算器(2-1-c) の桁上げ信号と、全加算器(2-2-b) の和信号と、全加算器(2-2-a) の桁上げ信号である。

第3変換部(33)の多段部分配中の×印は第1、第2変換部(31)(32)と同様にそれぞれ同じ行の(3-1)~(3-4)の設案が入力される。一般を挙げれば、(3-3-1)と(3-3-3)には(3-3)が入力しており、(3-4-1)と(3-4-2)には(3-4)が入力してい

る。(3-1) は部分積制都回路(2-A) の和信号が人力されているだけで、この実施例の場合、特に意味がない。しかし(3-1-1) ~(3-1-11)の行の部分積がこの第3変換部(33)で加算器による変換が行われる場合には、(3-1) が×印への入力として使用される。

(34)も第2変換部(32)や第3変換部(33)と同様に、第3変換部(33)による被算を行った結果、新たに生成された部分積群のウェーレスツリー方式第4変換部で、内部構成や記号(□印や●印、○印、短冊状長方形で開まれた部分など)の意味も第2、第3変換部(32)(33)と全く同様である。

部分積制御回路(4-4) の入力には(3-1) の信号と部分積制御回路(3-4) の和信号と桁上げ信号がそれぞれ(4-1)(4-2)(4-3) として与えられる。全加算器(4-1-a) ~(4-1-a) の入力にはそれぞれ桁が対応する(3-1-1) ~(3-1-11)の信号と、全加算器(3-1-a) ~(3-1-a) の和信号と桁上げ信号が入力される。一例を挙げれば、全加算器(4-1-c) への入力は(3-1-6) の信号と、全加算器(3-1-c) の

和信号と、全加算器(3-1-b) の桁上げ信号である。 第4変換部(34)の多段部分根中の×印も第2、 第3変換部(32)(33)と開機にそれぞれ同じ行の(4 -1) ~(4-3) の要素が入力される。

(35)はウェーレスツリー方式によって、多段部分積群(31)が2段の部分積群に変換された最終結果の部分積群であって、第1例(A)の2入力加算器(4)に対応するものである。

次に、この実施例の各動作モード(実行モード、 テストモード)について説明する。

実行モード時は、第1変換部(31)の部分積制都回路(1-A) ~(1-D) の人力要素((1-1) ~(1-8))をロウレベルとするため、(2-1) ~(2-6)、(3-1) ~(3-4)、(4-1) ~(4-3) の部分積制都回路の人力全でがロウレベルとなり、したがって、×印は全てロウレベルとなり、第1~第4変換部(31)~(34)で余分に付加した部分積要素は全て加算されなかったことになる。つまり、初めの標準部分積のみが最終結果の2段部分積群(35)に変換されたことになり、正しい演算結果を出力する。

次に、テストモード時の動作を説明する。テストモードでは前述のように、第1変換部(31)の部分積額側間路(1-4) ~(1-D) の人力要素((1-1)~(1-8)) には、(1-1-1)(1-2-1)(1-3-2)(1-4-1)(1-5-1)(1-6-2)(1-7-3)(1-8-1)が入力される。ここで、第1変換部(31)の部分積群の各行傾に等しくする乗算器の人力ベクターを考えてみる。このベクターは、

また、第2変換部(32)でも、全加算器(1-1-a)

~(1-1-1) が同じパターンを出力するため、全ての全加算器(2-1-a) ~(2-1-1) の入力に同じパターンが与えられ、したがって、それらの出力も同じパターンとなる。

同様のことが第4変換部(34)でも行われる。

以上のように乗算器の入力ベクターに①式のようなベクターを与えると、テストモードでは各変 機器毎の全ての金加算器毎に同一の入力パターン を与えることができ、かつ、①式の入力ベクター の種類により前記各変機器毎の全ての全加算器毎 に任意の入力パターンを与えることができる。

次に、ウォーレスツリー変換方式を用いた8ビット×8ビットの乗算部の部分積変換部の故障検 でのベクター数を求めてみる。

まず、全加算器の故障検査をするための検査ベクター数は、発明が解決しようとする認識の項で述べたように 8 通りである。よって、第1 変換部(31)では 8 通り (全加算器(1-1-a) ~(1-1-1) と全加算器(1-2-a) ~(1-2-1) の検査は同時に行える)、第2 変換部(32)でも 8 通り (全加算器(2-1

-a) ~ (2-1-1) と全加算器(2-2-a) ~ (2-2-k) の 検査は同時に行える)、第3変換器(33)でも8通 り、第4変換器(34)でも8通り、つまり合計32 通りの乗算ペクターを与えるだけで全ての全加算 器の検査ができる。

何し、これらの中には全加算器の人力パターンに重なりがあるため(例えば第1変換部(31)の全加算器の人力に(ロウ、ロウ、ロウ)や(ハイ、ハイ、ハイ)のパターンを加えると、第2変換部(32)~ 第4変換部(34)の全ての全加算器の人力も(ロウ、ロウ、ロウ)や(ハイ、ハイ、ハイ)のパターンとなる)、実際は32ベクターよりも可成り少なくなる。

(発明の効果)

以上説明したように、本発明の乗算器によるときは、ウェーレスツリー方式を別いた乗算部の多 設部分積を2段部分積に変換するまでの部分積変 換部に、乗算器本体の人力ベクターから前記名変 換部毎の全ての全加算器または半加算器毎に同一 の人力パターンを与え、かつ、前記人力ペクター の種類により削記各変換部ぼの全ての全加算器ま たは半加算器毎に任意の人力パターンを与えるテ スト機構を用いているので、テストモードにおい て、各変機部の全ての全加算器を故障検出するた めの人川ベクターの組は8種類で実現でき、これ により第1~第1変換部からなるウェーレスツリ 一変換部の故障検出するための入力ベクターの組 は(8×n)経類で実現できる。

したがって、従火、乗数や被乗数のピット幅に 対し、指数関数的に増加していた故障検出ベクタ 一が数十のオーダーの故障検出ベクターで、しか も100%の故障検出ができるという優れた効果 を推揮するものとなった。

また、このテスト機構を用いても、ゲート遅延 段数は全く変わらず、また、同路の速度を犠牲に することなく、テスト回路を実現することができ るという、実用上の優れた効果を奏する。

なお、第1表にNXNピットの乗算を行ったと きのウォーレスツリー方式による全加算器の遅延 段数と、本発明のテスト機構を用いたときの部分

航投機部の故障検査ベクターの数とを示す。

刀1 从

人力数	退延段数	故際 校代 ベクター数
	1	8
3	2	16
4	3	2 4
5 ≤ n ≤ 6	4	3 2
7 ≤ n ≤ 9	5	4 0
10 s n s 13	6	4 8
1 4 ≤ n ≤ 1 9	7	5 6
2 0 ≤ n ≤ 2 8	8	6 4
29 ≤ n ≤ 42	9	7 2
43≤n≤63	ــــــــــــــــــــــــــــــــــــــ	

4. 図師の簡単な説明

第 1 図(A) は本発明のウォーレスツリー変換力 式を用いた乗算器の構成図、第1図(B) は木允明 を8ピット×8ピットのウォーレスツリー変換力 武乗算器に適用した実施例を示す構成図、第2図 は従来の8ピット×8ピットのウォーレスツリー 変換方式乗算器である。

(1) … 東算器本体、(2) …部分積生成部、(3) ...ウォーレスツリー変換部、(4) ... 2 人力加算部、 (31)~(3n)…変換部、(35)…2段部分機群、(1-1 -1) ~(1-8-8) … 第1変換部分積変換部の部分積 受案、(2-1-1) ~(2-6-11)…第2変換部の部分積 受素、(1-1-2) ~(4-1-8) …全周穿器、(1-4) ~ (4-D) …部分積制御回路、(1-1) ~(4-3) …部分 税制御回路の人力要素、(A)(B)…人力ベクター、 (C) …出力ベクター、(D) …実行モードとテスト モードの切換え信号。

特許出願人

山水 代理人并理士







